SYS3041 Architecture d'un système à microprocesseur

C. TRABELSI

TD 2 : Le pipeline

Exercice 1 (Pipeline sans aléas)

Soit un microprocesseur avec un pipeline de 5 étages :

1) LI (Lecture d'Instruction),
2) DI (Décodage d'Instruction),
3) LR (Lecture Registre),
4) EX (EXécution et calcul d'adresse effective)
5) ER (Ecriture du Résultat).

1. Donnez le diagramme d'exécution du fragment de code suivant :

ADD r1, r2, r3 ; r1 <- r2 + r3
SUB r4, r5, r6 ; r4 <- r5 - r6
MUL r8, r9, r10 ; r8 <- r9 * r10
DIV r12, r13, r14 ; r12 <- r13 / r14

Indication : Le diagramme d'exécution sera sous la forme indiquée ci-dessous, où on remplit le contenu de chaque étage du pipeline dans le temps. Par exemple, au premier cycle d'horloge, l'étage LI contient l'instruction ADD.

Temps (cycles)	**LI**	**DI**	**LR**	**EX**	**ER**
1	ADD				
2					
……..					

2. Quel est le temps d'exécution de ce programme ? Vérifier que ce temps d'exécution correspond à la formule vue en cours.

Exercice 2 : (Pipeline avec aléas)

Soit le fragment de code suivant :

ADD r1, r2, r3 ; r1 <- r2 + r3
OR r7, r2, r5 ; r7 <- r2 or r5
SUB r4, r5, r6 ; r4 <- r5 - r6
MUL r8, r9, r4 ; r8 <- r9 * r4
DIV r9, r13, r14 ; r9<- r13 / r14

1) Sachant que le processeur ne peut pas exécuter les instructions dans un ordre différent de celui donné par le programme, dites si le programme présente les aléas suivants :
   - les aléas LAE (Lecture Après Écriture).
   - les aléas EAL (Écriture Après Lecture).
   - les aléas EAE (Écriture Après Écriture).
   - les aléas de contrôle.

2) En considérant le même microprocesseur de l'exercice 1, donnez le diagramme d'exécution de ce code. On suppose que si une instruction *i* lit d'un registre qu'une instruction précédente *j* qui n'a pas fini d'écrire dans ce registre, l'instruction *i* reste bloquée en DI.


3) Proposer une autre version du code en ajoutant des opérations NOP pour éviter le blocage du pipeline. Donner le diagramme d'exécution correspondant.

4) Proposer d'autres versions du code en changeant l'ordre des instructions pour éviter le blocage du pipeline (donner toutes les possibilités).

5) Sachant qu'avant de supporter le pipeline (sans pipeline) ce microprocesseur exécutait chaque instruction en deux cycles d'horloge. Donner le nombre de cycles d'horloge gagnés grâce au pipeline pour un programme de 100 instructions sans aléas. En déduire l'accélération obtenue grâce au pipeline (en %).

Exercice 3 (Pipeline et temps d'exécution)

Le chronographe ci-dessous représente le diagramme d'exécution des instructions dans un pipeline du microcontrôleur AVR ATMega. (Microcontrôleur d'Arduino Mega).



A partir des chronographes ci-dessus :

1. Combien d'étages y-a-t-il dans le pipeline?

2. Quelle est, en moyenne, la durée de traitement d'une seule instruction dans le pipeline pour un programme avec un très grand nombre d'instructions?

3. Soit le code assembleur suivant :

```
LDI r18,2 //charger la valeur 2 dans le registre r18

Boucle :
DEC r18 //décrémenter r18
BRNE boucle /*se brancher sur l'étiquette boucle si le résultat de l'instruction précédente n'est pas nul (branch if not equal)* /

LDI r19,5 //charger la valeur 5 dans le registre r19
```

a) Sachant que l'étage Fetch se limite à la recherche de l'instruction à exécuter et que l'étage Execute contient le reste des sous-étapes d'exécution d'une instruction, donner le diagramme d'exécution de ce code.
b) Donner la formule générale du temps d'exécution de ce programme pour une valeur k>0 quelconque chargée dans r18 dans la première instruction.